メモリーテスタ、VLSIテスタ、ミクストシグナルテスタ等各種テストボードに対応しております。多ピン狭ピッチ=高精細配線高多層、高速デバイス+インピーダンスコントロール±5～10%=低誘電材とシミュレーション実施、等ご要求に合わせて最適なソリューションを提供します。
貫通TH 一括積層構造
特徴：貫通TH配線による電気特性向上
- 高アスペクトTH形成：A/R 24
- 高レジストレーション精度
- 電気特性：インピーダンスコントロール ±10%
- 樹脂充填によるパッドオンビア形成
特徴：設計～PWB製造～部品実装まで対応
- 0.4mmピッチまでの高精細設計が可能。
- シュミレーションにより、事前に最適な設計、材料選定を行ない仕様を決定します。
- 一貫体制があるので、短納期対応が可能です。
- 4.8t ドリルφ0.2
DUT：POV
仕様デバイスピッチ&デザインルール
| デバイスピッチ | 0.4 | 0.5 | 0.65 | 0.75～ |
|---|---|---|---|---|
| 板厚 | 3.2t | 4.8t | 4.8t | 6.35t |
| MINキリ径 | φ0.15 | φ0.2 | φ0.25 | φ0.3～ |
| DUT | POV | POV | POV | OFF SET |
| 材料 | ポリイミド | ポリイミド、FR-5 | ポリイミド、FR-5 | ポリイミド、FR-5 |
SVH貼り合せ層構造
特徴：SVH層によるピッチ拡張
- ピッチ対応：～0.4ピッチ
- 高レジストレーション精度
- 高板厚対応：MAX6.35t(ピッチ問わず)
- DUT直下のスタブ低減
